プレスリリース

2011年11月11日	アナログ/ミックス・シグナルLSI開発における新しい設計フローに向けた協業を開始
2011年4月12日	HiSIM2がCMC標準化を達成
2011年1月24日	STARCAD-AMSフローでICScape社のRCExplorerをツール認定
2011年1月24日	STARCAD-AMSフローでMicrologic社のnanoRVをツール認定
2011年1月24日	MunEDAのWiCkeDをSTARCAD-AMSフローでツール認定
2011年1月24日	Solido Design VariationをSTARCAD-AMSフローでツール認定
2010年1月29日	STARCがCadenceとEDAツール品質向上プログラムを開始　日本語版 / 英語版
2010年1月27日	STARCがAtrentaとEDAツール品質向上プログラムを開始　日本語版 / 英語版
2009年7月3日	極低電力回路・システム技術開発プロジェクトを産学連携で開始
2009年1月16日	高品質、高効率の機能検証をガイドするIP機能検証ガイド　～機能検証仕様策定編～　をリリース
2009年1月16日	トランザクションレベル設計のリファレンスとなるTLモデリングガイド第2版（OSCI TLM2.0対応）をリリース　日本語版 / 英語版
2009年1月5日	HiSIM_HV　標準化認定を完了し一般公開される
2008年1月21日	新半導体設計技術教育教材「アルゴリズム設計編」を開発
2008年1月18日	トランザクションレベル設計のリファレンスとなるTLモデリングガイドをリリース　日本語版 / 英語版
2008年1月18日	日本発の高耐圧トランジスタモデルHiSIM-LDMOSが国際標準へ！
2007年1月23日	STARCとSimucad D.A.がスターシャトル用デザイン・キットにHiSIM モデルを追加
2006年10月13日	65nm対応プロセスフレンドリーLSI設計メソドロジを開発し、技術移転を開始
2006年6月6日	STARC は先端LSI 設計用としてChipidea 社製PLL を採用　STARC スターシャトルユーザー向けへリリース
2006年5月23日	STARCが、90nm アナログ回路の設計にSimucad D.A.のPDKアナログ・デザイン・フローを採
2006年3月14日	STARCがテスター・ベンダー、EDAベンダーの協力を得て標準テスト記述言語STIL活用ガイドを作成
2005年11月30日	STARCと日本ケイデンス・デザイン･システムズHiSIMのモデルパラメータ抽出ソフトウェアの開発で合意
2005年10月19日	LSIハードウェア設計技能試験を「STARC認定　設計技能検定試験ESA」として一般実施開始
2005年7月8日	ミップス・テクノロジーズがASPLAの90nmプロセスによるMIPS32(R)4KEcTMとMIPS32 24KcTMコアのシンセシス検証を完了
2005年6月9日	STARCの「HW/SWの高速協調検証技術」をインターデザイン社に技術ライセンス供与
2005年6月8日	45nm世代以降を目指した高性能・高信頼性Cu配線プロセスを開発
2005年1月24日	ARM がASPLA の90nm Generic プロセスによるARM７TDMI コアの試作・動作確認を完了しました
2004年10月26日	ASPLAの90nm低消費電力プロセスによるルネサスSH-4の試作・動作確認しました
2004年5月6日	90nmノード『SoCテクノロジープラットフォーム』の提供を開始します
2004年2月17日	LSI基板ノイズを低減するアクティブデカップリング回路を開発
	放射線による誤動作を低減したラッチ回路の開発に成功
2004年1月29日	最先端システムLSI設計メソドジロジの技術移転を開始します
2003年2月9日	低電力SoC技術をISSCCで発表（プレス発表）
2001年8月23日	ＳＴＡＲＣ参加１２社、0.1μｍプロセスのデザインルール/セルライブラリ標準化に合意
2001年6月12日	システムオンチップ先端設計技術の研究開発

PDFファイルをご覧いただくためにはAdobe Readerが必要です。
お持ちでない方は、ダウンロードしてからご覧ください。

MENU

STARCについて

STARCについて