ＳＴＡＲＣ参加１２社、0.1μｍプロセスのデザインルール/セルライブラリ標準化に合意

従来、半導体各社はデザインルールとセルライブラリを個別に開発し、その上に設計技術基盤を構築して来ました。　そのため、ＳｏＣ設計に不可欠なIP再利用・流通化が阻害され、情報家電に代表される日本が強い商品分野においてもＳｏＣ設計力に対する危惧がありました。　ＳＴＡＲＣ推奨「ＩＰベースＳｏＣ設計技術基盤」は、ＬＳＩ設計のスタイルガイドやＩＰ情報の流通基準などのＳｏＣ設計インフラ技術と、デザインルールやライブラリなどの製造に跨る技術の両面に対し、‘共通技術基盤の推奨‘を行なうものです。　各企業がこの共通技術基盤を採用することにより、企業を超えたＩＰの再利用・流通が容易になり、我が国のＳｏＣのビジネスモデルが大きく転換すると思われます。

〔背景・目的〕

ＬＳＩの高集積化の進展により、システム全体を１チップで実現するＳｏＣが可能となりました。ＳｏＣは多くの電子機器に組み込まれ、その性能を決める主要部品となっています。電子機器が我が国産業界で占める位置を考えますと、ＳｏＣの開発力強化は重要な課題です。

ＳｏＣは非常に大規模なLSIとなるため、開発力強化の一環として設計生産性の向上が重要です。その方法として、ＳｏＣ構成要素のＩＰを再利用し、またＩＰを広く入手可能とするためにこれを流通させることが考えられています。しかし、ＬＳＩ製造技術は各社ごとに異なるため、他社で設計されたＩＰを利用するには多大なリソースが必要となり、これがＩＰ再利用・流通の阻害原因となっています。この状態を打破するには各社が何らかの共通技術基盤あるいは技術標準に基づいてＩＰを設計する必要があります。

ＳＴＡＲＣではこの目的の技術標準の一環として、既に、推奨設計スタイルガイドや（2000.7）、0.13μm推奨デザインルール（2000.9）を発表してきました。今回、これまでに得られた経験を生かし、0.1μmプロセスのデザインルール/セルライブラリの共通化等のより広範囲の技術標準を定め、ＳＴＡＲＣ推奨「ＩＰベースＳｏＣ設計技術基盤」として公開する事にしました。　今後ＳＴＡＲＣは、参加１２社の協力を得て、上記の技術基盤に準拠したＣＰＵコアや種々のＩＰが数多く開発・蓄積され、企業間を超えて流通・活用されるように推進して行きます。

〔今後の展開〕

ＳＴＡＲＣ参加企業１２社は、今回制定した「ＩＰベースＳｏＣ設計技術基盤」を今後のＳｏＣ設計の技術標準と認識し、これをベースに技術開発、インフラ整備などを行い、企業を超えたＩＰ流通を促進させ、ＳｏＣの開発効率を抜本的に向上させる技術基盤の確立を目指します。　この技術標準の活用は、企業間の種々の協業を容易にし、各社の特徴ある技術開発や事業推進を促します。

STARCは今後、この技術標準を更に充実させると共に、広く一般に公開して世界標準化を目指して行きます。

本件は、JEITA(電子情報技術産業協会)が2001年度より発足させた0.1?0.07μm領域の半導体最先端技術開発プロジェクト「あすか」の具現化の第1号であり、ＳＴＡＲＣは今回の成果に引き続き0.07μmプロセス対応の技術開発を展開して行きます。

SoCの上流設計において、設計資産をVコアとして蓄積し、容易な再利用が可能となります。また、Vコアを再利用すること、および、VCDSを利用して上流設計を自動化することにより、SoCの設計が容易になり、大幅な設計効率の向上が可能となります。

所在地：神奈川県横浜市港北区新横浜３?１７?２　友泉新横浜ビル6階

設立：1995年12月

資本金：４億４千万円

代表取締役社長：長谷川　邦夫　(㈱日立製作所　半導体グループ長&CEO)

株主会社：富士通、日立、松下、三菱、NEC、沖、ローム、三洋、シャープ、ソニー、東芝

委託会社：セイコーエプソン、株主１１社

株式会社半導体理工学研究センターは、我が国半導体産業の活性化と先端的技術の発展を図り、国際社会へ貢献する事を趣旨に、日本の半導体11社の出資により設立された研究センターで、主たる業務分野は下記の2点である。

１. ＬＳＩ技術分野における大学への委託研究や共同研究を通じて、産学連携を促進し、若手研究者の育成や、発展性と創造性豊かな先導的研究を創成する。

２. 近年のシステムＬＳＩ (ＳｏＣ:System on a Chip)の設計生産性の飛躍的向上を図るため、ＳｏＣ設計の先端的設計技術／設計環境の開発および、関連分野の技術標準を確立し、その普及に努める。