|
English
|
STARC推奨「0.1μｍ共通デザインルール/セルライブラリ」
|
 新聞発表内容
|
平成13年8月23日
株式会社 半導体理工学研究センター（STARC）
|
STARC参加12社、0.1μmプロセスのデザインルール/セルライブラリ標準化に合意
ＳＴＡＲＣ推奨ＩＰベースＳｏＣ設計技術基盤の制定
|
株式会社 半導体理工学研究センター(社長：長谷川邦夫)は、参加企業１２社の協力のもとに、0.1μmプロセスの推奨デザインルール/セルライブラリを制定しました。 STARC参加１２社は、システムＬＳＩ (ＳｏＣ)ビジネスの本格的な推進のために、これを標準とする事に合意しました。 このデザインルール/セルライブラリは、ＳＴＡＲＣが推奨する「ＩＰベースＳｏＣ設計技術基盤」の基礎となるもので、我が国のＳｏＣ設計力が大幅に強化されて行くことになります。
従来、半導体各社はデザインルールとセルライブラリを個別に開発し、その上に設計技術基盤を構築して来ました。 そのため、ＳｏＣ設計に不可欠なIP再利用・流通化が阻害され、情報家電に代表される日本が強い商品分野においてもＳｏＣ設計力に対する危惧がありました。 ＳＴＡＲＣ推奨「ＩＰベースＳｏＣ設計技術基盤」は、ＬＳＩ設計のスタイルガイドやＩＰ情報の流通基準などのＳｏＣ設計インフラ技術と、デザインルールやライブラリなどの製造に跨る技術の両面に対し、‘共通技術基盤の推奨‘を行なうものです。 各企業がこの共通技術基盤を採用することにより、企業を超えたＩＰの再利用・流通が容易になり、我が国のＳｏＣのビジネスモデルが大きく転換すると思われます。
〔背景・目的〕
ＬＳＩの高集積化の進展により、システム全体を１チップで実現するＳｏＣが可能となりました。ＳｏＣは多くの電子機器に組み込まれ、その性能を決める主要部品となっています。電子機器が我が国産業界で占める位置を考えますと、ＳｏＣの開発力強化は重要な課題です。
ＳｏＣは非常に大規模なLSIとなるため、開発力強化の一環として設計生産性の向上が重要です。その方法として、ＳｏＣ構成要素のＩＰを再利用し、またＩＰを広く入手可能とするためにこれを流通させることが考えられています。しかし、ＬＳＩ製造技術は各社ごとに異なるため、他社で設計されたＩＰを利用するには多大なリソースが必要となり、これがＩＰ再利用・流通の阻害原因となっています。この状態を打破するには各社が何らかの共通技術基盤あるいは技術標準に基づいてＩＰを設計する必要があります。
ＳＴＡＲＣではこの目的の技術標準の一環として、既に、推奨設計スタイルガイド（2000.7）や、0.13μm推奨デザインルール（2000.9）を発表してきました。今回、これまでに得られた経験を生かし、0.1μmプロセスのデザインルール/セルライブラリの共通化等のより広範囲の技術標準を定め、ＳＴＡＲＣ推奨「ＩＰベースＳｏＣ設計技術基盤」として公開する事にしました。 今後ＳＴＡＲＣは、参加１２社の協力を得て、上記の技術基盤に準拠したＣＰＵコアや種々のＩＰが数多く開発・蓄積され、企業間を超えて流通・活用されるように推進して行きます。
〔今後の展開〕
ＳＴＡＲＣ参加企業１２社は、今回制定した「ＩＰベースＳｏＣ設計技術基盤」を今後のＳｏＣ設計の技術標準と認識し、これをベースに技術開発、インフラ整備などを行い、企業を超えたＩＰ流通を促進させ、ＳｏＣの開発効率を抜本的に向上させる技術基盤の確立を目指します。 この技術標準の活用は、企業間の種々の協業を容易にし、各社の特徴ある技術開発や事業推進を促します。
STARCは今後、この技術標準を更に充実させると共に、広く一般に公開して世界標準化を目指して行きます。
本件は、JEITA(電子情報技術産業協会)が2001年度より発足させた0.1〜0.07μm領域の半導体最先端技術開発プロジェクト「あすか」の具現化の第1号であり、ＳＴＡＲＣは今回の成果に引き続き0.07μmプロセス対応の技術開発を展開して行きます。
|
用語の説明
|
ＳｏＣ
|
System on a Chip システムLSI。
従来のボードや装置（システム）に相当する処理ロジック、メモリ、インタフェースなどの多彩な機能を1チップに集約した大規模LSIのこと。
|
|
ＩＰ
|
Intellectual Property 知的資産。
LSI設計においては、再利用可能な設計資産のことであり、CPUコアやメガセルのような機能ブロックを部品化した設計情報の総称。
|
|
プロセス
|
シリコン酸化膜作成、回路パターン作り込み、不純物拡散、金属配線パターン作成など、LSIを製造するための工程の総称。
|
|
デザインルール
|
- 製造プロセスとの適合を保証するためのLSI設計時の制約を規定したもの。２次元デザインルール、SPICEパラメータ、等からなる。
- ２次元デザインルール：半導体回路を構成する各レイヤ上に形成される種々の図形が守るべき２次元の位置関係（隣接関係、包含、内包など）に関するルールのこと。
- SPICEパラメータ：MOSトランジスタ等の非線形デバイスの動作特性を表現するモデルに与えるパラメータ（物理的サイズ、トランジスタの基本特性値、物理現象の係数）のこと。
|
|
セルライブラリ
|
LSI設計で共通使用される基本論理回路の設計データを集積したもの。プロセス世代ごとに一揃え作成される。
|
|
設計スタイルガイド
|
LSIの設計用言語であるHDL（Hardware Description Language）の記述、検証、合成手法に関する手引（ノウハウ）と基準（ルール）を定めた指導書。
|
|
pdf file for print
|
|
PDFファイルをご覧いただくためにはAcrobat ReaderJが必要です。
お持ちでない方は、ダウンロードしてからご覧ください。
|
|
