2009年度STARC研究テーマ募集要項

2009年度STARC研究テーマ
募集要項

2008年7月18日
(株)半導体理工学研究センター

本ページ内容のPDF版（全13ページ）

ロードマップ2008説明文のページ
ロードマップ2008説明文のPDF版（全3ページ）

ロードマップ2008システム／回路分野のPDF版（全6ページ）

ロードマップ2008プロセス／デバイス分野のPDF版（全6ページ）

目　　次
　１．概要
　２．事業の目的
　３．募集研究テーマの分野及び成果指標
　　　A．システム／回路分野
　　　B．プロセス／デバイス分野
　４．研究の規模
　５．第１次提案書の記述内容
　６．応募資格
　７．提出方法
　８．審査
　９．共同研究の進め方と研究報告
１０．契約の条件
１１．2008年度実施中の研究テーマ一覧
１２．研究分野コード表
１３．書式例

　STARCでは、2009年度から開始する共同研究の新規テーマを募集します。
１) 共同研究の目的と募集方針 共同研究は、アルゴリズム・アーキテクチャ・回路・デバイス構造・材料・評価等の技術に関するアイデアの提案、及びその有効性の確認や実証を通して、研究成果を半導体業界へ移転し、産業界への貢献を図ることを目的とします。 応募いただく研究テーマは、募集研究テーマ分野に合致し、かつオリジナリティとブレークスルーを有するものとします。現時点で産業界が競争的に開発を進めているテーマの先を目指した、プリコンペティティブな技術領域での提案を期待します。
２) 研究テーマ シリコンLSI及びその周辺技術に関するテーマを7分野に分類し募集します。 応募提案いただく研究テーマの絞込みに当たっては、別掲ロードマップをご参照ください。（http://www.starc.jp/roadmap/）　ロードマップでは、STARCとして重点的に取り上げようとする研究テーマ分野に星印を付与しています。
３) 期間、予算、研究の進め方 研究期間は3年以内、研究予算は1000万円／年を目処とし、総額3000万円以下を原則といたします。但し、チップ試作や実験・検証システム（ハード、ソフト）の製作など高額な費用を要する場合は、その必要性と金額根拠を明確にした上で、1500万円／年（目処）、総額4500万円以下の規模で応募することを、特例として認めます 研究計画については、研究開始後、2年度半ばに継続の可否も含め見直しを行います。 共同研究の遂行に当たっては、企業からの客員研究員等による協力、研究計画へのアドバイス等を行います。サンプル提供・試作等の研究支援は原則として実施いたしません。
４）応募資格 研究代表者は、日本国内の大学・高専に原則として常勤する教授、准教授、講師または助教であって、教員、学生からなる研究グループを組織し、それを代表すると同時に、自ら研究を主導的に牽引する研究者とします。 現在STARC共同研究に参加しており、2009年度も継続実施する予定のテーマの研究代表者は、新規テーマの研究代表者として応募することはできません。研究期間中に研究代表者の転籍・退職などが応募時点で見込まれる場合も応募できません。 また、同一の研究代表者が複数件の応募をすることはできません。
５）応募締切: 　〆切： 2008年9月1日（月）午後5時30分

目次に戻る

2. 事業の目的
　半導体理工学研究センター(STARC)は、シリコン半導体技術分野において日本の大学等への研究委託、あるいは共同研究を遂行することにより、半導体産業の技術基盤ならびに先端的競争力の強化を促進することを目的に、日本の半導体関連民間企業より資金を募り設立されました。
　その設立の動機には、10年後、20年後においても日本の産業基盤であり続けるであろう半導体産業の将来に対する危機感があります。日本の半導体産業が今後世界的なリーダーシップを発揮していくためには、産学協同による技術基盤強化、研究・技術者層の活性化は欠かせないものと言えます。半導体産業界としては、産学協同の推進拠点としてSTARCを位置づけ、共同研究を通しての基礎技術力に基づく創造的で業界をリードできる研究開発の推進、及び半導体技術分野への強い関心と情熱を持つ若い研究者・技術者の育成を目指しています。
　大学等の研究に対する半導体産業界の期待には大きなものがあります。将来業界標準またはその分野における主流製品となるような新規技術の研究開発を大学等と協力して実施・推進したいと考えるとともに、基礎的分野での主要な担い手である大学等において、広くかつ多くの力を集め活力ある創造的な研究活動が展開されることを強く望んでいます。なかでも10年、20年後の技術を担う現時点の若手研究者にシリコンLSI及びその周辺技術への関心を強めていただくことにより、研究者の質・量ともに発展拡大していくことを願っています。
　共同研究の実施に当たっては、アルゴリズム・アーキテクチャ・回路・デバイス構造・材料・評価等の技術に関するアイデアの提案、及びその有効性の確認や実証を通して、研究成果を半導体業界へ移転し、産業界への貢献を図ることを目的とします。

目次に戻る

3. 募集研究テーマの分野及び成果指標
　事業の目的に述べた観点を踏まえ、応募いただく研究内容は、募集研究テーマ分野に合致し、かつオリジナリティとブレークスルーを有するものとします。現時点で産業界が競争的に開発を進めているテーマの先を目指した、プリコンペティティブな技術領域での提案を期待しています。半導体技術の進歩による、システムLSIの高集積化・高機能化と共に、シリコンLSIの関連技術分野が広がり、LSIを含んだ製品がシステム化している状況を考慮し、募集する研究テーマは、シリコンLSI及びその周辺技術に関する下記７分野のテーマとします。

システム／回路分野

A1：システムLSIアーキテクチャ技術

A2：LSI回路技術

A3：LSI設計技術

A4：実装・LSI周辺技術

プロセス／デバイス分野

B1：デバイス技術

B2：プロセス技術

B3：計測・分析・評価技術

　産業界がどのような技術で大学等と協力したいと考えているかを、別途「STARCロードマップ2008」として示していますので、技術分野と水準についてはそちらを参照ください。このロードマップでは、各分野を細分化してコード番号を付与しています。ロードマップではプロセス・デバイス技術を実用プロセスで示しており、その実用時期はITRS2007 Edition (*1) に準拠しています。また、ロードマップ中にある星印を付与した分野コードは、STARCとして重点的に取り上げようとする技術分野を示しています。研究成果の技術水準目標につきましては、次のようにお考えください。
　システム／回路分野では、研究成果に懸かるLSIを実現する時期に、その時点での実用プロセスを適用することを想定しています。一方、プロセス／デバイス分野では、研究最終成果の技術水準が研究終了時点での実用技術水準の少なくとも１世代先の水準であることを期待しています。

　(*1) International Technology Roadmap for Semiconductors

目次に戻る

A. システム／回路分野
　システムオンチップの時代を迎え、システム／回路分野の技術革新は、社会の発展に直接間接を問わず、今まで以上に迅速かつ大きな役割、貢献を期待されるに至っています。
　このような中、IT時代をリードするシステムLSIアーキテクチャ技術分野としては、ソフトウエアとハードウエアの協調・相互補完技術、専用プロセッサと汎用プロセッサの融合アーキテクチャ、プロセッサ・メモリの混載アーキテクチャ、またアプリケーション毎に最適化を図るリコンフィギュラブル技術、更には次世代ワイヤレス・ディジタル情報家電・次世代インターネット技術等が重要分野と考えられます。
　LSI回路技術分野では、モバイル化や省資源化の要請に応じた超低消費電力化技術はもちろんのこと、GHz帯のクロックや高周波に対応する回路技術もアナログ、デジタルともに欠かすことのできない先端的な重要技術です。また高速、高ビットレートのチップインタフェース技術、チップ間インターコネクト技術も、独自の研究が要求される時期になっています。
　LSI設計技術分野では、製造技術の進展に対して設計生産性の向上が追いつかない所謂「デザインクライシス」の懸念を払拭するために、自動設計技術はもとより、設計手法の改革、設計資産の再利用技術等を含む幅広い設計技術の研究・開発の重要性が高まっています。更にリコンフィギュラブルロジック・コンパイル技術やシステム設計における可視化技術も、人的・物的な省資源化を図りながら、より高性能なシステムLSIを実現するために不可欠と考えます。超低電力LSI設計法、ソフトエラーやばらつき・歩留など超微細化デバイスの信頼性や製造性を考慮した設計法のほかに、パッケージ等の実装効果を考慮した統合的なLSI設計技術もますます重要な研究分野と考えます。
　実装・LSI周辺技術分野では、シリコンLSIとLSI周辺との境界領域の技術や、両者の融合・統合技術の研究開発が今後ますます重要になると考えられます。例えば、LSIの本来持っている性能をシステムレベルで劣化させることなく発揮させるために必須となる実装技術やその統合モデリング技術、更にはLSIと組み合わせることでアプリケーションに特化した高性能・高付加価値の新規製品が期待されるMEMS(マイクロ・エレクトロメカニカル・システム)技術などが挙げられます。また、医療、バイオ、環境、都市インフラなどLSIの応用分野が従来の枠を超えて大きく広がろうとする中でバイオメディカルLSI技術、例えばDNAチップ、センサチップなどシリコンLSIと異分野技術の結合・融合を通して全く新しい価値の創造を生み出す技術の芽を、大学等の研究に求めたいと思います。
　日本の産業界・大学等における研究の現状は、これらのシステム／回路分野において米国に大きく遅れをとっていると言わざるを得ず、今後、できるだけ早い時期にこのギャップを埋め世界的な高い競争力を培うことが是非とも望まれます。その実現のためオリジナリティにあふれる優れた応募提案を期待します。
　以上の観点から、2009年度の募集分野は下記の通りです。

　A1　システムLSIアーキテクチャ技術
　　A101　携帯端末用アプリケーションプロセッサ
　　A102　画像圧縮技術
　　A103　3Dグラフィックス
　　A104　3次元画像処理
　　A105　プロセッサ・メモリ混載アーキテクチャ
　　A106　通信・ネットワーク処理技術
　　A107　ヒューマンインタフェース／認識技術
　　A108　OS/コンパイラ及びそれらと協調したプロセッサアーキテクチャ
　　A109　組込み用ソフトウエア技術
　　A110　リコンフィギュラブル技術
　　A111　アプリケーションアクセラレータ
　　A190　その他

　A2　LSI回路技術
　　A201　超低消費電力ディジタル回路
　　A202　超低消費電力アナログ回路
　　A203　超高周波アナログ回路(通信用)
　　A204　超高周波ディジタル回路
　　A205　アナデジ混載回路
　　A206　I/Oインタフェース回路(CMOS)
　　A290　その他

　A3　LSI設計技術
　　A301　HW/SWコデザイン
　　A302　超低電力LSI設計法
　　A303　高位論理合成
　　A304　大規模論理検証技術
　　A305　大規模回路シミュレーション法
　　A306　信頼性・製造性考慮設計
　　A307　高性能・高集積レイアウト手法
　　A308　３次元レイアウト検証法
　　A309　大規模LSIテスト
　　A310　IP再利用技術
　　A311　リコンフィギャラブル用DA技術及び開発環境
　　A312　システム設計可視化技術
　　A313　LSI／パッケージ統合設計技術
　　A390　その他

　A4　実装・LSI周辺技術
　　A401　実装／パッケージ技術
　　A402　MEMS技術
　　A403　バイオメディカルLSI技術
　　A490　その他

目次に戻る

B. プロセス／デバイス分野
　プロセス／デバイス技術分野は、さらなるLSIの高密度・高速化の要請に対して、微細化は原子レベルの理解及び制御が必要となってきました。そのためプロセス・デバイス技術に対してはより原理的でかつ独創的な取り組みが不可欠であり、産業界では大学等からの叡智の結集及び人材の育成に大きな期待を寄せています。これら "More the Moore" を指向した研究開発に留まらず、従来の発想を離れ新しい原理に基づく "More than Moore" を指向した研究開発にも期待します。
　大学等でのLSIプロセス・デバイスの研究に対しては原理的、ソフト的、分析・評価的なアプローチにより、産業界がかかえている普遍的な技術課題に挑戦していただけることを期待しています。
　デバイス技術分野では、微細化に大きな役割を果たしてきたゲート酸化膜厚は理論限界を越えつつあり、新たな絶縁膜材料の発掘とその評価法の確立とともに32nm以降の新構造デバイスの出現が期待されています。新構造デバイスに対する、デバイス評価・信頼性評価及びデバイスシミュレーション技術が更に重要になります。
　プロセス技術分野ではメモリセルの超微細化や高速ロジックのゲート絶縁膜に対して高誘電体材料が、また配線間クロストーク低減に対しては低誘電体材料が必要とされ、これらの材料に対する新しい要素技術の研究が必要です。また32nm以降のプロセス技術に向けた、新しい成膜技術や微細加工技術の研究が期待されます。
　計測・分析・評価技術分野では、加工寸法の微細化に伴い、その計測分解能はnmレベルが要求され、これらの分野では分子・原子レベルでの新たな評価技術が必須となります。
　以上の観点から2009年度の募集分野は下記の通りです。

　B1　デバイス技術
　　B101　MOS構造･新構造デバイス
　　B102　新構造メモリデバイス
　　B103　接合技術：浅い接合、コンタクト
　　B104　デバイス評価技術及び信頼性評価技術
　　B105　デバイスシミュレーション技術
　　B106　デバイス最適化設計技術
　　B190　その他

　B2　プロセス技術
　　B201　配線技術
　　B202　プロセス要素技術
　　B203　プロセスシミュレーション技術
　　B204　洗浄･表面クリーン化技術
　　B290　その他

　B3　計測・分析・評価技術
　　B301　計測・モニター技術
　　B302　歩留まり解析技術
　　B303　プロセス分析･評価技術
　　B304　環境・安全技術
　　B306　基板材料・評価技術
　　B307　特殊用途向け材料・デバイス技術
　　B390　その他

目次に戻る

4. 研究の規模
応募いただく研究テーマの規模は以下を原則とします。
　１）研究費：1000万円／年（目処）、総額3000万円以下
　２) 期　間：3年以内
　　注：ここで、「目処」とは、年度による研究費の変動をある程度許容することを意味します。
　　（例：総額 3000万円の場合に、初年度 1200万円、2年度 800万円、3年度 1000万円）

但し、チップ試作や実験・検証システム（ハード、ソフト）の製作など高額な費用を要する場合は、その必要性と金額根拠を明確にした上で以下の規模で応募することを、特例として認めます。
　１）研究費：1500万円／年（目処）、総額4500万円以下
　２) 期　間：3年以内

2009年度新規テーマとして採択するテーマ数は10～20件を予定しています。

目次に戻る

5. 第１次提案書の記述内容
　第1次研究提案書の作成に当たっては、下記の提案書記載項目を明記してください。（書式例を13章に示します。）Word文書で作成の場合、A4用紙4ページ程度を目安に作成願います。

提案書記載項目
　１) 大学・高専名及び研究室名
　２) 代表者氏名、研究者氏名(博士・修士学生を含む)、合計人数
　３) 研究分野コード(第12章記載の分野コード、AまたはBと３桁の数字、例：A103)
　４) 応募する研究テーマ名
　５) 研究の目的、オリジナリティ、及びブレークスルーのポイント、等
　６) 研究内容の概要(箇条書き)
　７) 研究グループ、または代表者の過去の研究実績(簡潔に)
　８) 研究期間とスケジュール概要
　

（研究期間設定については、その必要性を説明してください。）

　９) 成果物・学会発表とスケジュール、及びその技術水準（目標値）
　

（産業界にとって、どの時期にどのような成果が期待できるか、また定量的な成果目標値は何かを記述してください。また、学会発表計画もここに記述してください。学会での発表は、以下に例として上げるような論文誌、国際会議をターゲットとお考えください。
　　論文誌：　　IPSJ, IEICE, JJAP, IEEE Trans., JSSC, JAP. Physical Review, ACM, IFIP等
　　国際会議：　ISSCC, IEDM, VLSI Symposium, DAC, ICCAD, CICC, ISCAS等
成果物は、3年の全研究期間終了時に期待されるものだけではなく、研究の進捗に伴う途中結果、例えば評価用に作成するソフトウェアなども、産業界で活用できるものであれば、記載してください。）

１０) 技術移転計画
　

（産業界への技術移転の可能性及びその内容や方法について記述してください。研究終了時だけでなく研究途中での移転も含みます。）

１１) 産業界への波及効果
１２) 産業界への協力要望事項、その他補足事項
１３）本研究にかかわるSTARCの株主会社、または他社との関係
　

（本テーマにかかわってSTARCの株主会社, STARCの株主会社以外の会社・団体との間で、共同研究・委託研究などの実績または予定があれば記入してください。その場合、STARCテーマとの切り分けについて明記してください。但し、具体的な企業名を書く必要はありません。）

１４）本研究にかかわる国、関係機関との関係
　

（本テーマにかかわって国（文部科学省・経済産業省・総務省等）及び関係機関（NEDO等）から研究助成を受けている場合は、記入してください。その場合、STARCテーマとの切り分けについて明記してください。）

１５) 必要総研究費の概算及び研究費目／年 (材料費、設備費、人件費、外注費、雑費、等)
　　　記載例：

	2009年	2010年	2011年	（単位千円）
材料費	XXXXX	XXXXX	XXXXX
設備費	XXXXX	XXXXX	XXXXX
人件費	XXXXX	XXXXX	XXXXX
外注費	XXXXX	XXXXX	XXXXX
雑　費	XXXXX	XXXXX	XXXXX
計	XXXXX	XXXXX	XXXXX

　　　なお、大学で定められた間接経費を必要とする場合は、それも総額に含めて明記してください。
　　　各費目の内容は以下の通りとします。　　

材料費：	システム試作用部品、実験用試料、等。
設備費：	測定器、ワークステーション、等。（研究費全体の1/3以内を原則とします。)
人件費：	人材育成という趣旨に沿った、研究者や学生への謝金など。
外注費：	チップ試作、測定用サンプル試作、サンプル測定、ソフト開発、またはシステム試作、等を外部へ発注する場合の費用。
雑　費：	旅費、学会参加費、出版費、事務用備品、等その他諸々。

また、総額 3000万円を超える予算での応募の場合は、その必要性と金額根拠を明瞭に記してください。

１６) 連絡先（住所、電子メール、電話、FAX等）

目次に戻る

6. 応募資格
　研究代表者は、日本国内の大学・高専に原則として常勤する教授、准教授、講師または助教であって、教員、学生からなる研究グループを組織し、それを代表すると同時に、自ら研究を主導的に牽引する研究者とします。なお、現在STARC共同研究に参加しており、2009年度も継続実施する予定のテーマの研究代表者は、新規テーマの研究代表者として応募することはできません。研究期間中に研究代表者の転籍・退職などが応募時点で見込まれる場合も応募できません。また、同一の研究代表者が複数件の応募をすることはできません。

目次に戻る

7. 提出方法
　１) 提出方法
　　　

電子メールとします。

　２) 提出期限
　　　

2008年9月1日（月）午後5時30分

　３) 提出先
　　　

メールアドレス：

　４) 問い合わせ先
　　　

(株)半導体理工学研究センター　研究推進部
　　　電　話：045-478-3755
　　　E-mail: お問い合わせはこちらから
　　　 URL : http://www.starc.jp/

　５) ロードマップ2008の掲載場所
　　　

URL :　 http://www.starc.jp/roadmap/

目次に戻る

8. 審査
8.1 審査基準
　募集テーマ分野に合致し、研究完成時にロードマップに示される技術水準を超えるテーマを、優先的に取り上げます。共同研究では、アルゴリズム・アーキテクチャ・回路・デバイス構造・材料・評価等の斬新なアイデアを求めており、実用化の前段階でその有効性を確認・実証する必要があると考えられるテーマを優先的に取り上げます。
　また途中結果を含めて、研究成果とそのスケジュールが明記されているテーマを重視します。
8.2 審査手順　　

１)	STARCの委員会に於いて、提案書に基づき1次及び2次審査を経て研究テーマを決定します。　手順概要：1次提案 → 審査 → 通知 → 2次提案 → 審査 → 最終決定 → 通知
２)	1次審査結果は2008年10月初旬にお知らせします。
３)	1次審査で採択されたテーマの研究代表者には、研究内容の詳細を説明する2次提案書作成をお願いし、STARC及びSTARC株主会社に対して2次提案内容を説明していただきます。2次提案説明会の日程は後日ご連絡します。（10月27日から10月31日までの間のSTARCが定めた3日間に実施します。）
４)	最終的な採択結果は2008年12月初旬にお知らせします。
５)	応募書類等は返却しません。機密保持には充分配慮します。

目次に戻る

9. 共同研究の進め方と研究報告
　STARCでは、採択した研究テーマ毎に複数名の客員研究員を半導体産業界から選任いたします。客員研究員の役割は、大学等との技術討論を通じて産業界のニーズ・トレンドを伝えるとともに、研究テーマを産業界の将来ニーズに適ったものとするために適切なアドバイスを行うことにあります。更に、各技術分野別に研究テーマを統括する上級研究員をSTARC内から選任いたします。以下に進め方を詳述いたします。　　

１)	選任された客員研究員等を交えて研究開始前に共同研究計画に関する打ち合わせを行い、産業界のニーズを踏まえた研究目標の見直しを行っていただきます。また開始後３カ月以内に研究計画説明会を実施し、客員研究員等と合意した計画をSTARC株主会社へ説明していただきます。
２)	客員研究員等との打ち合わせを年3～4回行い、研究進捗状況の報告と議論をしていただきます。
３)	各年度に於ける研究成果報告書を提出するとともに、研究成果報告会で報告していただきます。
４)	最終年度の年度末には研究成果総合報告書を提出すると共に、研究成果総合報告会で報告していただきます。
５)	研究計画については、研究開始後、2年度半ばに継続の可否も含め見直しを行います。
６)	システムの試作、プロセスへの適用の試み、サンプルの提供・試作等の研究支援は原則として実施いたしません。

　なお、産業界への実用化や標準化などを目指した次のステップの共同研究への展開については、研究成果を見て研究代表者と相談させていただくことがあります。

目次に戻る

10. 契約の条件
　１) 採択決定後、STARCとの契約内容について両者が合意に達することを条件に契約いたします。
　２) 契約期間は1年単位とし、毎年見直しを行います。
　３) 知的所有権の取り扱いについては、別途協議のうえ決めさせていただきます。

目次に戻る

11. 2008年度実施中の研究テーマ一覧
A) 回路／システム分野
　「ワイヤレスシステム革新 RF-MEMSの研究」
　「組込みマルチプロセッサシステムのアーキテクチャ探索手法とツール」
　「製造ばらつき、電源・温度変動を統一的に取り扱った静的タイミング解析技術」
　「シリコンチップ間ワイヤレス信号伝送技術の研究」
　「異種命令セットを同時に実行するマルチスレッディング・プロセッサの構成」
　「大規模LSIの上流からのフォールスパス判定とテスト不要化合成に関する研究」
　「低消費電力、超高速AD変換器に関する研究」
　「特性可変で広帯域な無線受信システムの構成理論および実証的研究」
　「ナノメータ技術を考慮した集積化アナログ回路技術の研究」
　「高速高分解能A/D変換器の低電力設計技術に関する研究」
　「超低電圧動作・変調ドメイン信号処理技術を用いたアナデジ融合回路の研究」
　「システムLSI設計教育のためのリテラシープラットフォームの構築」
　「テストチップの製作とその解析に基づく製造容易化設計のための新故障モデルと
　　　そのテスト・故障診断に関する研究」
　「LSI製造性考慮設計に向けたばらつき要因の統計学的研究」
　「要求と変更の多様化を許容可能な組込ソフトウェア開発手法に関する研究」
　「超ディペンダブルプロセッサの研究」
　「粒度可変構造論理セルに基づく高性能リコンフィギャラブルロジックの開発」
　「低電圧微細CMOSプロセス対応に向けた無線通信用低電力RF・アナログ回路要素技術の開発」
　「ミックストシグナルSoCのためのオンチップモニタ技術」
　「超微細化トランジスタ・アレイに基づく耐ばらつきアナログLSI設計方式の研究」
　「高速・高精度信号解析技術に関する研究」
　「SiP設計・実装のための三次元CAD/CAEシステム」
　「CMOS人工シナプスチップの開発」
　「階層間協調型アルゴリズムによる車載画像センシング技術の開発」
　「組込みソフトウェアのための検証指向開発手法と検証支援ツールに関する研究」
　「ネットワーク型インテリジェント・ユビキタス信号処理技術の研究」
　「オーバーサンプリング型変換器の高性能化－ベクトル型並列ΔΣ変換器－に関する研究」
　「ミリ波対応リコンフィギュラブルCMOS電力増幅器の研究」
　「スケーラブルRF CMOS集積回路の研究」
　「ミリ波帯まで適用可能な物理レイアウト志向RFCMOS回路設計メソドロジの研究」
　「Above CMOS受動素子によるRF・アナログ集積回路のラピッドプロトタイピング技術の研究」
　「次世代SoC向けシステムレベル設計自動化技術に関する研究」
　「パッケージ・インタコネクションのGHz対応PI/EMCモデリング技術」

目次に戻る

B) プロセス／デバイス分野
　「High-K材料を用いたドット系メモリの新プロセス提案」
　「高機能ゲート絶縁膜を用いたフレキシブル有機トランジスタの動作特性の解明」
　「量子輸送シミュレータを用いた新構造・新材料デバイスの性能予測」
　「プラズマプロセスによるダメージ層形成メカニズムの解明と抑制技術に関する研究」
　「抵抗変化型メモリ(RRAM)の動作メカニズム解明と集積化へ向けての材料選択の研究」
　「Ge/High-k およびGe/Metal界面の高精度評価・解析技術に関する研究」
　「HiSIM3: Layout依存性を取り込んだモデル開発」
　「直流・パルス複合低速陽電子ビームの開発と分析シャトル便による材料開発支援」
　「選択反応法による化合物キャップ層の開発」
　「次世代高性能多機能LSIの為のハイブリッド・マテリアル技術
　　　－新結晶成長と高精度評価技術－」
　「超低誘電率層間絶縁膜形成技術に関する研究」
　「超臨界流体を用いた超トポグラフィック・ナノCu配線形成プロセスの開発と実用化指針検討」
　「High-k絶縁膜の高分解能コンビナトリアル放射光解析」
　「シリコン中へのスピン注入技術の開発とそのスピンMOSFETへの応用」
　「極限ナノCMOSデバイスシミュレータの開発」
　「格子欠陥と結晶ひずみの相互作用に基づくトランジスタ性能ゆらぎと信頼性解析技術に関する研究」
　「疑似線状光源および液浸レンズを備えた高分解能ラマン分光による局所歪の評価」
　「宇宙線中性子起因ソフトエラーシミュレーションに関する研究」
　「ひずみ印加によるpチャンネル中サブバンドの面内有効質量の変化の計測」

目次に戻る

12. 研究分野コード表

　A システム／回路分野：

　A1　システムLSIアーキテクチュア技術
　　A101　携帯端末用アプリケーションプロセッサ
　　A102　画像圧縮技術
　　A103　3Dグラフィックス
　　A104　3次元画像処理
　　A105　プロセッサ・メモリ混載アーキテクチャ
　　A106　通信・ネットワーク処理技術
　　A107　ヒューマンインタフェース／認識技術
　　A108　OS/コンパイラ及びそれらと協調したプロセッサアーキテクチャ
　　A109　組込み用ソフトウエア技術
　　A110　リコンフィギュラブル技術
　　A111　アプリケーションアクセラレータ
　　A190　その他

　A2　LSI回路技術
　　A201　超低消費電力ディジタル回路
　　A202　超低消費電力アナログ回路
　　A203　超高周波アナログ回路(通信用)
　　A204　超高周波ディジタル回路
　　A205　アナデジ混載回路
　　A206　I/Oインタフェース回路(CMOS)
　　A290　その他

　A3　LSI設計技術
　　A301　HW/SWコデザイン
　　A302　超低電力LSI設計法
　　A303　高位論理合成
　　A304　大規模論理検証技術
　　A305　大規模回路シミュレーション法
　　A306　信頼性・製造性考慮設計
　　A307　高性能・高集積レイアウト手法
　　A308　３次元レイアウト検証法
　　A309　大規模LSIテスト
　　A310　IP再利用技術
　　A311　リコンフィギャラブル用DA技術及び開発環境
　　A312　システム設計可視化技術
　　A313　LSI／パッケージ統合設計技術
　　A390　その他

　A4　実装・LSI周辺技術
　　A401　実装／パッケージ技術
　　A402　MEMS技術
　　A403　バイオメディカルLSI技術
　　A490　その他

　B プロセス／デバイス分野

　B1　デバイス技術
　　B101　MOS構造･新構造デバイス
　　B102　新構造メモリデバイス
　　B103　接合技術：浅い接合、コンタクト
　　B104　デバイス評価技術及び信頼性評価技術
　　B105　デバイスシミュレーション技術
　　B106　デバイス最適化設計技術
　　B190　その他

　B2　プロセス技術
　　B201　配線技術
　　B202　プロセス要素技術
　　B203　プロセスシミュレーション技術
　　B204　洗浄･表面クリーン化技術
　　B290　その他

　B3　計測・分析・評価技術
　　B301　計測・モニター技術
　　B302　歩留まり解析技術
　　B303　プロセス分析･評価技術
　　B304　環境・安全技術
　　B306　基板材料・評価技術
　　B307　特殊用途向け材料・デバイス技術
　　B390　その他

目次に戻る

13. 書式例

　　　　　　 STARC研究提案書(1次)

1. 大学・高専名及び研究室名（URL: ）

2. 代表者氏名、研究者氏名（博士・修士学生を含む)、合計人数

3. 研究分野コード　主分野１つと関連分野 (コードはAまたはBと３桁の数字、例：A103)

4. 応募する研究テーマ名

5. 研究の目的、オリジナリティ、及びブレークスルーのポイント

6. 研究内容の概要（箇条書き)

7. 研究グループ、または代表者の過去の研究実績

8. 研究期間とスケジュール概要

9. 成果物・学会発表とスケジュール、及びその技術水準(目標値)

10. 技術移転計画

11. 産業界への波及効果

12. 産業界への協力要望事項、その他補足事項

13. 本研究にかかわるＳＴＡＲＣの株主会社、または他社との関係

14. 本研究にかかわる国、関係機関との関係

15. 必要総研究費の概算及び研究費目／年(単位：千円)
　　例：

	2009年	2010年	2011年	（単位千円）
材料費	XXXXX	XXXXX	XXXXX
設備費	XXXXX	XXXXX	XXXXX
人件費	XXXXX	XXXXX	XXXXX
外注費	XXXXX	XXXXX	XXXXX
雑　費	XXXXX	XXXXX	XXXXX
計	XXXXX	XXXXX	XXXXX

16. 連絡先
　所　　属　：
　氏　　名　：
　住　　所　：
　電話番号　：
　FAX番号　：
　電子メール：

以上

目次に戻る