STARC recommended "Common Design Rules and Libraries"
2. Activities
3. Topics
4. Link
Last update: 2002/04/02
1. Overview
- SoCの設計生産性の向上の為には、IPの再利用が必須と考えられています。
- 一方、半導体メーカーは個別にデザインルールとセルライブラリを開発していることから、同世代のプロセス技術で設計したIPでもメーカー間では再利用が活発に行われておらず、共通の技術基盤が必要とされています。
IP技術開発室では、企業を超えたIPの再利用・流通を容易とすることを目的として、デザインルール／セル・ライブラリにおける共通の技術基盤となる技術標準の制定と推進に取り組んでいます。 - 一方、半導体メーカーは個別にデザインルールとセルライブラリを開発していることから、同世代のプロセス技術で設計したIPでもメーカー間では再利用が活発に行われておらず、共通の技術基盤が必要とされています。
2. Activities
- (a)推奨デザインルールの制定
2次元デザインルールとSPICEパラメータの技術標準の制定を行っています。これにより、(1)IPの性能・特性予測の容易化、(2)推奨デザインルールに基づくプロセス上に差別化プロセスを開発、(3)プロセスと設計のコンカレント開発等が実現可能になります。
(b)共通ライブラリの開発
推奨デザインルールによる標準セル、I/Oセル、SRAM等の開発を行っています。また、セル命名ルール等のセル開発に必要な情報の共有化を推進しています。これにより、様々な企業で開発されたIPの共有化が促進されるものと思われます。
(c)グローバルスタンダード化の推進
IPベンダー、EDAベンダー、ファブレスメーカー等のSTARC参加企業以外にも、同ルール、ライブラリが広く普及することを目指していきます。0.1μmSTARC推奨デザインルールは、開示契約を締結することで入手できます。詳細は、”入手方法”をご覧ください。
3. Topics
- (2001 Oct.)
- Presentation at VSIA Member Meeting
- (2001 Aug.)
- 「0.1μm共通デザインルール/セル・ライブラリ」制定と発表について
- Announcement of STARC recommended "Common Design Rules and Cell Libraries for 0.1 micron"
- (2000 Sep.)
- 「0.13μm共通デザインルール」制定と発表について
- Announcement of STARC recommended "Common Design Rules for 0.13 micron"
4. Link
(not available)
| Copyright (C) 2002 Semiconductor Technology Academic Research Center(STARC) |