|
|
| EDS Fair2005 出展のご案内 |
EDS Fair 2005 出展のご案内
(Electronic Design and Solution Fair 2005)
|
日 時：2005年1月27日（木）・28日(金)10：00〜18：00
場 所：パシフィコ横浜
★参加者登録
http://www.edsfair.com/
★STARCからの出展内容
先進的なSoC設計基盤技術とAS☆PLAプロジェクトなどを紹介
- 90nm世代のSoC設計メソドロジV1.5およびV2.0
- 1000倍の高速化を可能とするSystemCベース高速強調シミュレーション
- テスト品質の最適化を可能とするテスト戦略支援技術とナビツール
- 90nmSoCテクノロジプラットフォームと☆Shuttle LSI試作サービス
- 産学連携による半導体基盤技術とSoC設計技術者教育
★大学共同研究 ミニシンポジウム
プログラム
概要
★STARCからの出展者セミナー(セッション番号C11〜C12)
1月27日（木）13：30〜15：15
アネックスホール 第11会場 F201
＊EDSフェア登録者は自由にご参加できます
（参加登録なし）
国内半導体11社と共同開発した設計技術成果等を報告
| 講師 |
執行役員企画部長 |
豊田 栄次郎 |
|
執行役員設計技術開発部長 |
間 佐五郎 |
|
執行役員IP開発部長 |
伊藤 荘一 |
|
事業推進担当技監 |
中村 忠彦 |
- STARC活動概要
- LSI設計を飛躍的に向上させる設計メソドロジ技術開発
（STARCAD-２１）とその技術移転の状況
- 国内先端半導体メーカーの支援のもとで開発したライブラリや
各種IP、シャトルサービス（システムLSI試作）について
- デザインスタイルガイド、IP品質基準などのSoC/IP設計技術標準について
|
|
|
|
|
|
