- STARCは、経済産業省より｢次世代回路アーキテクチャ技術開発事業｣を、昨年度に引き続き、受託することが出来ました。 これにともない、大学、公的研究機関、ベンチャー企業を対象に、65nm先端CMOSプロセスを用いた試作検証に相応しい研究テーマ募集を行います。
- ｢次世代回路アーキテクチャ技術開発事業｣は、今や世の中のあらゆる機器に組み込まれ、社会システムにおけるIT化の進展や、通信機器、自動車、情報家電など我が国の主要産業の国際競争力に必要不可欠な半導体集積回路の設計力強化を図るものです。ここ数年、半導体製造技術の微細化が進むにつれ、半導体集積回路はデバイスに起因するリーク電流や、低電圧化に起因するノイズなどの課題が顕著になってきました。このような、技術的課題を解決するには、原点に立ち帰って、これらの物理特性やメカニズムをモデル化し、回路の構成を工夫し、正しく動作することや、さらには、より優れた性能を発揮するような新しい回路アーキテクチャの創生という設計側面からの対処が必要になってきました。 こうした次世代の回路アーキテクチャ技術の課題解決は、半導体メーカーの製品化を目的とした技術開発によるだけでなく、大学、公的研究機関、ベンチャー企業の、豊かで柔軟な発想による研究開発が大いに期待されます。
- ただ、それらの発案を実用化に近づけて行く上で、実際の微細化技術による回路アーキテクチャの実検証が必須ですが、現実にはチップ試作に多大な経費が必要なため、多くの研究者にとって試作検証を行なうことが容易ではありません。 STARCでは、平成21年度も経済産業省委託事業である「次世代回路アーキテクチャ技術開発事業」を受託し、この課題に積極的に取り組みます。回路アーキテクチャに関する試作検証を希望される研究者等の方々におかれましては、上記趣旨をご理解の上、ふるって応募をお願いします。
|
