|
Electronic Design and Solution Fair 2006
日 時：2006年1月26日（木）・27日(金) 10：00〜18：00
場 所：パシフィコ横浜（展示ホール・アネックスホール）
STARCからの出展内容
★ SoC設計技術開発
- 90nm世代の高効率設計メソドロジV2.5（設計TAT削減強化対応）および
V3.0（設計マージン削減強化対応：2006年3月末リリース予定）
- DSM時代のテスト品質向上を目指す新しいテスト技術
- ハードウェア/ソフトウェア協調検証の高速化技術の開発と製品化の状況
- IP再利用容易化など技術標準化に向けた取り組み状況
★ 国内半導体業界初の90nmシャトル試作サービス
★ 大学共同研究実施者による研究テーマ紹介およびSoC設計技術者教育の取り組み
 STARCブース内プログラム
(1) STARCAD-21コーナーでのデモ＆セミナー
Pagesフロー、ZDフローのデモを午前10:20より、繰り返し行います。
また、サインオフ技術開発、解析技術関連、ライブラリ開発環境の構築セミナーを行います。
(2) プレゼンコーナーでの大学共同開発ミニシンポジウム
- 1月26日（木）11:00より、および14:00より
「次世代プラットフォーム・ベース設計手法」
今井先生（大阪大学）、
「BIST（組込み自己テスト）環境に適応した故障診断法に関する研究」
高松先生（愛媛大学）
「システムLSI高位設計のための形式的検証技術」
藤田先生（東京大学）
- 1月27日（金）11:00より、および14:00より
「リコンフィギャラブルシステム技術とその応用」 末吉先生（熊本大学）
「ばらつきを利用して速度と歩留まりを向上させる再構成可能回路技術」
小林先生（京都大学）
「ミックストシグナルLSIのためのオンチップ・マルチチャンネル信号モニタ」
永田先生（神戸大学）
(3) プレゼンコーナーでのSTARCミニプレゼンテーション
「LSI設計教育支援」と「スターシャトル」を毎日12:00より、および15:00より
「SoC品質を支えるテスト設計技術」、「物理設計技術」、「STILテスト活用ガイド紹介」を
毎日16:35より行います。
STARC出展者セミナー ――― 講演資料
「最先端SoC開発に活用が進む最新設計技術」
| 講師： |
札抜 宣夫、西口 信行、古井 芳春、大野 泰宣 |
| 日時： |
1月26日（木） 13:30〜15:15 |
| 場所： |
第11会場（F201） |
- STARC活動概要
- LSI設計効率を飛躍的に向上させる設計メソドロジ（STARCAD-21）の最新状況
- IP再利用容易化に向けた取り組みの現状
- 90nm世代に向けたスターシャトルの活用法
技術動向セミナー （EDS Fair 2006 主催）
「サブ100ナノメータSoCで低消費電力設計を成功させる」
| 講師： |
西口 信行 |
| 日時： |
1月26日（木） 12:20〜13:10 |
| 場所： |
EDS Fair 2006 会場内特設ステージ |
VMM日本語版出版記念キャンペーン
STARCが翻訳に協力したVMM（Verification Methodology Manual for SystemVerilog）がCQ出版から出版されます。
|
