|
|
| EDS Fair2004 出展のご案内 |
EDS Fair 2004 出展のご案内
(Electronic Design and Solution Fair 2004)
|
開催日：2004年1月29日（木）・30日(金)
場 所：パシフィコ横浜
参加登録
★STARCからの出展内容
(１)SoC設計技術開発
- ①90nm世代の設計メソドロジ（予測と予防技術、Check and Goの技術）
- ②～65nm プロセスに向けたばらつきやＳＩ解析等の物理設計最適化技術
- ③1000倍の高速化を可能とするCベース高速協調シミュレーション技術
- ④消費電力を現状の1/200にするSoCシステム方式・回路技術
- ⑤SoC品質を支えるSI対応テスト技術、不良診断化技
(2)AS☆PLAプロジェクトによる90nm技術開発
- ①業界標準化のためのIPハンドリング容易化技術
- ②標準ライブラリ、IP流通インフラの整備及びIPコアの検証
- ③90nmプロセスポータビリティの検証
(3)大学共同研究テーマの中から5件を紹介
(4)SoC設計技術者教育の取り組み
★ASPLAからの出展内容
90nm プロセス・ライブラリによるLSI試作サービス
★出展者セミナー
日時：1月30日（金） 10:30～11:15
「ASPLA90nm プラットフォーム構築の現状」
| 講師 |
ASPLA 執行役員CMO |
中野 富男 |
|
STARC 執行役員IP開発部長 |
伊藤 荘一 |
2002年7月のASPLA社発足から、1.5年が経過し、その間、国内IDMの先端技術支援のもと、 90nm Ｇｅｎｅｒｉｃ/Low Power版のプロセス立ち上げ、STARC標準ライブラリの開発、 IP流通インフラ基盤整備、SoC標準設計メソドロジ基盤の構築等が大幅に進展した。2003年10月からはGeneric版シャトルも計画通りスタートしている。本セミナーを通してこれらの現況を報告する。
|
|
|
|
|
|
