| 1 |
STARC:会社概要･会社組織･委託会社
|
| 2 |
STARC:事業目的･事業内容
|
| 3 |
あすかプロジェクト
|
| 4 |
STARC onward Changes "System on Chip" infrastructure
|
| 5～7 |
共同
研究 |
2001年度実施テーマ、2002年度新規開始テーマ
|
| 8～9 |
テーマ
紹介 |
東京工業大学 藤井研究室
|
| 10～11 |
名古屋大学 高木研究室
|
| 12～13 |
慶應義塾大学 天野研究室
|
| 14～15 |
早稲田大学 笠原研究室
|
| 16～17 |
熊本大学 末吉研究室
|
| 18 |
教育 |
Project:SoC設計技術者教育
|
| 19～20 |
PEAS教育ソフト＜大阪大学 今井研究室＞
|
| 21 |
VCDS |
Project:VCDSの開発
|
| 22 |
VCDS:システムレベル使用定義
|
| 23 |
VCDS:アーキテクチャ作成
|
| 24 |
VCDS:Vコア作成
|
| 25 |
VCDS:システム機能･性能検証
|
| 26 |
VCDS:Vコアプラットフォーム
|
| 27 |
低電力 |
Project:SoC超低電力技術の開発
|
| 28 |
物理
設計 |
Project:SoC物理設計技術の開発
|
| 29 |
130nmシグナルインテグリティ計測･解析技術STARC-TEG2000
|
| 30 |
100-70nmプロセス･ノード対応物理設計技術STARC-TEG2001
|
| 31 |
配線構造抽出技術ILDEx
|
| 32 |
大規模電源メッシュノイズシミュレーション･高速LCRリニアシミュレータ
|
| 33 |
HiSIM･ホットキャリア劣化モデル･高速LCR解析機能搭載回路シミュレータ
|
| 34 |
新コンパクトMOSFETモデルHiSIM
|
| 35 |
HiSIMの従来モデルに対する優位性 HiSIM vs. BSM3v3
|
| 36 |
IP |
Project:IPペースSoC設計技術基盤の構築
|
| 37 |
STARC推奨デザインルール/ライブラリ
|
| 38 |
100nmSTARC推奨デザインルールSoDR、100nmSTARC共通ライブラリ
|
| 39 |
プロセス特性測定用標準TEG
|
| 40 |
デザインルール記述言語SoDRML
|
| 41 |
IP設計仕様のデータ構造化
|
| 42 |
IP Meister ～ IP設計環境整備 ～
|
| 43 |
IP評価プラットフォーム
|
| 44 |
IP評価プラットフォーム:エミュレータベースのIP評価実証実験
|
| 45 |
IP評価プラットフォーム:OCPプロトコルによるIP評価実証実験
|
| 46 |
IP評価プラットフォーム:プロトタイピングボードベースのIP評価実証実験
|
| 47 |
IP品質認証
|
| 48 |
IP品質の定量的評価
|
| 49 |
DESIGN STYLE GUIDE 2002登場!!
|
| 50 |
Checkers
for STARC open
Design Style Guide |
RTqualify |
10:30 14:00 16:00 |
デモ･プレゼン
時間表
(1/24,25両日) |
| 51 |
SpyGlass |
11:00 13:00 16:30 |
| 52 |
LEDA |
11:30 13:30 15:30 |
| 53 |
IP情報流通基盤
|
| 54 |
IP情報流通基盤:IPデータ交換標準インタフェース仕様実証実験
|
| 55 |
パソコン版IP情報流通システム
|
| 56 |
Quick UseTM Development System(QDS)
|
| 出席者セミナー |
1/24(木)10:30～12:15,第10会場
「STARC推奨IPベースSoC設計技術基盤とそのビジネス的意義」
オーガナイザ:竹本 豊樹(STARC代表取締役専務)
モデレータ:中村 忠彦(STARC設計技術開発部IP技術開発室長)
パネラー:間淵 義宏(NEC),藤田 鋼一(富士通),杉浦 順(日立),
吉森 崇(東芝),井上 隆秀(VSIA)
|
