NEDO委託プロジェクトの推進
システムオンチップ先端設計技術の研究開発
|
【要旨】
(株)半導体理工学研究センター(STARC)は、NEDO（*1）から国家プロジェクトとして「システムオンチップ（*2）先端設計技術の研究開発」に関する委託をうけ、産業界で初めてこの技術分野での共同研究開発体制を構築し、研究開発を推進しています。
（*1）NEDO： 新エネルギー・産業技術総合開発機構
（*2）システムオンチップ： 以下、SoCと略す。
【内容】
本研究開発は、VCDSというシステムを中核とし、以下の技術を開発することにより実現されます。
(1) システム仕様定義技術により、システムレベルでのラピッドプロトタイピングを可能とし、SoC設計仕様を早期の設計段階で確認できます。
(2) アーキテクチャ生成技術により、従来はプロのアーキテクトが設計していたアーキテクチャの自動設計を可能とします。
(3) ハード／ソフトVコア生成技術により、Vコアの具体設計記述を自動合成します。
(4) システム機能・性能検証技術により、高速なハードウエア／ソフトウエアの協調検証を可能とします。また、テスト容易化を実現し、テスト時間の大幅削減を可能とします。
(5) Vコアプラットフォーム技術により、設計資産（Ｖコア）の開発、再利用を簡易化し、開発効率を大幅に向上します。 （*3）VCDS：Virtual Core based Design System
【特長】
SoCの上流設計にＶコアの概念を入れることにより、設計資産の再利用を可能とする設計技術を確立し、ＳｏＣの設計自動化を可能とします。
【効果】
SoCの上流設計において、設計資産をVコアとして蓄積し、容易な再利用が可能となります。また、Vコアを再利用すること、および、VCDSを利用して上流設計を自動化することにより、SoCの設計が容易になり、大幅な設計効率の向上が可能となります。
＜設計生産性向上率＞
・2005年 従来の20倍（設計資産の再利用率90%）
・2010年 従来の100倍（設計資産の再利用率99%）
【従来】
ＳｏＣの上流設計については、再利用技術や自動化技術が未確立である。ＲＴレベルについては、ＩＰ再利用や自動化技術が普及してきたところである。
【計画】
2002年後半： VCDS機能限定版プロトタイプのデモ可能
2004年後半： VCDSフル機能版プロトタイプの評価可能
【照会先】
半導体理工学研究センター(STARC) 企画部【担当 中野】
TEL： （045）478‐3311 FAX： （045）478‐3310
|
