| 特許 |
| H14年度 |
| 1) |
細川利典、伊達博、村岡道明
“Compacted Test Plan Generation for Integrated Circuit Testing, Test
Sequence Generation, and Test”
（H14年7月 米国およびインド、H14年8月 中国 出願） |
| 2) |
細川利典、伊達博、村岡道明
“Designing of Logic Circuit for Testability”
（H14年7月 米国、中国および台湾 出願） |
| 3) |
伊達博、細川利典、宮崎政英
“集積回路のテスト容易化設計方法および装置”
（H 14年11月 出願） |
| 4) |
伊達博、細川利典
“集積回路のテスト容易化設計”
（H 14年11月 出願） |
| 5) |
山下博行、新舎隆夫、藤懸英昭、古渡俊明、平尾智也、大熊敦史、西宏晃、村岡道明
”ハードウェア/ソフトウェア協調検証方法”
（H 15年1月 出願） |
| 6) |
宮崎政英、細川利典、伊達博
“テストパターンのLFS符号化の設計方法と装置”
（H 15年3月 出願） |
| 7) |
細川利典、宮崎政英、伊達博
“集積回路のテスト容易化設計”
（H 15年3月 出願） |
| 8) |
伊達博、細川利典、宮崎政英
“集積回路のテスト容易化設計方法および装置”
（H 15年3月 出願） |
| H13年度 |
| 1) |
細川利典、伊達博、村岡道明、“RTLデータパス回路のテスト系列圧縮方法及びテストコントローラ回路”（H13年11月21日出願） |
| 2) |
伊達博、細川利典、村岡道明、“テスト容易化回路”（H13年11月21日出願） |
| ページトップへ |