低電力技術開発室

半導体理工学研究センター　設計技術開発部

English version is here.
2004年4月2日update!
新着、更新情報は こちら.
〜　設計技術開発部　低電力技術開発室　ご紹介　〜

LSIの低電力化は近年のデジタル社会の伸張に伴い、高性能携帯機器を実現するキー技術として、あるいはIT社会におけるエネルギー問題を解決する技術として、その重要性が特に高まっています。 　低電力技術開発室は、低電力技術がＳＯＣの重要な技術であるとの認識のもと2001年３月に発足し、今にいたっています。室員は、各社からの出向者とSTARCで採用したポスドクにより構成されており、ようやくメンバーがそろってきました。若手の精鋭がそろっており、今後研究を加速して世界的なレベルの研究を目指していきたいと考えています。

開発ターゲット

  1. 90nm　CMOSテクノロジを用いてCPUの電力を1/200にする技術
  2. 1V以下で動作するアナログ回路技術
  3. 面積ｘ電力が1/10以下の低電力オンチップメモリ技術
  4. これらの技術を融合し、アナログとメモリも混載された低電力SoCの実現
（注）SoC：System on Chip。システムを構成する多様な機能を1チップに集積したLSIです。

ここに示したターゲットアプリケーションは一例です。 ２００５年に消費電力を１／２００に削減することによって、 小型長時間使用可能な携帯機器の開発が可能になります。 超低消費電力化のためには、低電圧回路技術、 低電力システム技術、OSレベルの制御などが必要となります。

開発のターゲットとなるSoCにはこの図のようなものが考え られます。CPUとメモリを中心とし、動画やマルチメディアのための 専用ロジック、アナログ回路が含まれるでしょう。 低電力化を実現するためのシステム制御としては ブロック毎の電圧、周波数をコントロールする方式や回路技術、 またそれを管理するOSの技術などが必要になります。 アナログ回路には、従来はロジックとは別のトランジスタを 使って作られていましたが、ロジックと同じトランジスタを 使うことで安価かつ容易に製造できる技術を目指しています。

研究内容へ

低電力室TOPへ
STARCホームページへ
アクセス数
info@starc.or.jp