2002年1月22日、株式会社 半導体理工学研究センター(略称:STARC 代表取締役
社長 長谷川 邦夫 、神奈川県横浜市港北区新横浜3-17-2)と、株式会社エッチ・ディー・
ラボ(略称:HDLAB 代表取締役社長 長野義史、横浜市港北区新横浜3-1-4 )は、
LSI設計の業界標準である「設計スタイルガイド2001」を大幅に改良した「設計スタイ
ルガイド2002」の共同開発を完了しました。
「設計スタイルガイド2002」は、2001版に対して新たに78項目の内容が追加され、より
理解を深めるための解説の強化が図られており、2001版に比べてほぼ倍のページ数に増加
しています。主な改良のポイントは、次のとおりです。
@テスト容易化設計に関する内容の拡充
A低消費電力設計への対応
B設計データ管理への対応
C解説文の見直し
D標準論理合成ツールの使用方法を付録として追加
今後、STARCとHDLABは、「設計スタイルガイド2002」が、国内外の設計者に有効に活
用されるように、積極的な活動を展開し、今後の設計技術革新に対応すべく、ひきつづき
ユーザからのフィードバックをあつめ、更なる改良のための議論を継続する予定です。
・出荷時期と価格
「設計スタイルガイド2002」は、従来どおりHDLABが出版、販売いたします。
Verilog-HDL版は、2002年2月、VHDL版は、2002年3月を予定しています。
・「設計スタイルガイド」について
「設計スタイルガイド」とは、LSIの設計用言語であるHDL(Hardware Description
Language)の記述を用いたLSI設計に関する手引と基準(ルール)を定めた指導書で、初
版である「設計スタイルガイド2001」は、2000年11月に発売されました。
その内容は、基本設計制約(命名規則、クロック設計/階層設計時の考慮点など)、RTL
記述スタイルやRTL設計手法などが数百項目のルールとして記述されています。
従来のHDLコードの記述方法などの設計基準(ルール)は、個々の設計者の経験・ノ
ウハウから設計毎に定められる事が多く、限られた組織内でしか統一されていませんでし
た。そのため、第三者が記述済みHDLコードから設計者の意図を理解することは容易で
はなく、今後ますます大規模化するSoC(System on a Chip)の協調設計や、SoC時
代に不可欠な要素であるIP(設計資産)の再利用・流通化促進の大きな課題となってい
ました。
「設計スタイルガイド」により、業界内共通記述法の基準・ルールを設けることで、
他の設計者の意図が読みとれる様になると、時間と場所を超えた大規模SoCのチーム設
計が容易になるだけでなく、IP(設計資産)の商品化・部品化を大きく促進を促し、我
が国のSoC競争力確立にも多大な貢献をするものと期待されています。 |