1. はじめに

1.1 STARC ロードマップ2001の目的
　半導体理工学研究センター（STARC）は、シリコンLSIに関連する将来技術の研究・開発を、大学等と協力して推進することを目的の一つとしています。またその共同研究を通して、シリコンLSIに関心を持つ若手研究者の育成・増強を図ることも目的に含まれます。こうした活動により、日本における半導体産業の競争力向上と将来の発展に貢献して行きたいと考えています。
　STARCは、産業界が大学等との協力を希望する技術とその水準を7?8年先まで見通し、ロードマップとして1997年より公開してきました。更に実際の技術進歩に対応して、目標項目と目標性能の見直し、改訂を重ねています。その意図するところは、３年以内の製品開発は各社の自力開発競争に委ね、少し先の一企業単独では取り組みにくい研究課題を大学等と協力して研究したい、というものであります。

1.2 STARCロードマップ2001の見方
　本ロードマップは、STARCが募集する研究テーマの技術分野に対応して、分類・作成しています。システム分野は、A1：最先端システムLSIアーキテクチャ技術、A2：最先端LSI回路技術、A3：最先端LSI設計技術、A4:最先端システムデバイス技術に分けてあり、プロセス・デバイス分野では、B1：最先端デバイス関連技術、B2：最先端プロセス関連技術、B3：デバイス・プロセス共通技術となっています。なお記載されたトレンドは、製品に関連する技術分野を網羅的に示したものではありません。産業界が大学等との共同研究を希望する分野の中で、特に要望の強いものの技術トレンド・性能指標を提示したものです。

　システム分野では最上段に実用プロセス、更にA4を除くA1,A2,A3の3分野ではそれぞれ汎用マイクロプロセッサ性能（A1）、電源電圧（A2）、ASIC設計仕様/設計手法（A3）の商業ベースでの技術水準を合わせ示してあります。ここでいう実用プロセスとは、商業ベースの最初のシステムLSIチップに適用されるプロセスのことで、その時期はITRS2000に準拠しています。システム分野の研究開発レベルは、実用プロセス技術を用い、研究成果獲得時点でロードマップに記載された技術水準・性能指標を達成もしくは凌駕することを期待しています。
　プロセス・デバイス分野の最上段には、実用プロセスの時期とB1,B2,B3の3分野でのプロセス技術水準を合わせ示してあります。提案頂きたい研究開発は、それが終了した段階において、実用プロセスの少なくとも1世代先の実用化開発プロセス技術に繋がることを前提としております。その研究開発レベルは、研究終了時点における少なくとも1世代先の実用プロセスの技術水準・性能指標を達成もしくは凌駕することを期待しています。
 

2. システム分野

　システムオンシリコンの時代を迎え、システム分野の技術革新は、社会の発展に直接間接を問わず、今まで以上に迅速かつ大きく貢献するようになってまいりました。
　このような中、IT時代をリードするシステムLSIアーキテクチャ技術としては、ソフトウエアとハードウエアの協調・相互補完技術、専用プロセッサと汎用プロセッサの融合アーキテクチャ、プロセッサ・メモリの混載アーキテクチャ、またアプリケーション毎に最適化を図るリコンフィギュラブル技術、更には次世代ワイヤレス・ディジタル情報家電・次世代インターネット技術等が最重要分野と考えられます。
　LSI回路分野では、モバイル化や省資源化の要請に応じた超低消費電力化技術はもちろんのこと、今後はGHz帯のクロック周波数に対応する回路技術も欠かすことのできない先端技術になろうとしております。また高速、高ビットレートのチップインタフェース技術、チップ間インターコネクト技術も、独自の研究が要求される時期と言えるでしょう。アナログ技術分野では、CMOS高周波対応アナログ技術がとりわけ重要と考えられます。
　LSI設計技術分野では、製造技術の進展に対して設計生産性の向上が追いつかない所謂「デザインクライシス」の懸念を払拭するために、自動設計技術はもとより、設計手法の改革、設計資産の再利用技術等を含む幅広い設計技術の研究・開発の重要性が高まっています。更にリコンフィギュラブルロジック・コンパイル技術やシステム設計における可視化技術も、人的・物的な省資源化を図りながら、より高性能なシステムLSIを実現するために不可欠な研究野と考えます。
　システムデバイス分野では、シリコン技術とメカニカル技術とを融合させたマイクロ・エレクトロメカニカル技術をはじめとし、シリコン・デバイス技術と他分野技術との境界領域の研究開発が今後ますます重要になると考えられます。

A1) 最先端システムLSIアーキテクチャ技術　　Ａ１−１　Ａ１−２　
　この分野における産業界の大学等への期待は、低電力プロセッサアーキテクチャ、画像圧縮技術、3Dグラフィックス技術、３次元画像処理技術、プロセッサ・メモリ混載アーキテクチャ、通信・ネットワーク処理技術、ヒューマンインタフェース／認識技術、OS／コンパイラ及びそれらと協調したプロセッサアーキテクチャ、組み込み用ソフトウエア技術、リコンフィギュラブルロジック技術、及び組み込みメディアプロセッサ等です。汎用マイクロプロセッサ等は従来から業界での競争的開発により技術進歩が図られていますが、今後より大きな技術発展が予測される高性能マイクロプロセッサ・コア、ディジタル信号処理（音声・画像処理）プロセッサ、メディアプロセッサ、通信用プロセッサ、音声・画像認識等ヒューマン・マシン・インタフェース技術、プロセッサ・メモリ混載システム、更には新アルゴリズムに基づく新しいシステムアーキテクチャ等の分野は、大学等との協力に大きな期待がかかっています。
　また、組み込み用ソフトウエアとハードウエアの協調・相互補完技術、超高速リアルタイムOSとそれをサポートするプロセッサアーキテクチャ、専用プロセッサと汎用プロセッサとの融合アーキテクチャ、チップレベルでのマルチマイクロプロセッサ、進化型ハードウェアを実現する新しいリコンフィギュラブル技術等の分野でも、日本から世界に向けてその特徴をアピールでき、2007年から2012年頃に業界標準となりうるような画期的な提案を期待します。

A2) 最先端LSI回路技術
　低消費電力ディジタル／アナログ回路技術は、超低電力携帯情報通信機器、高性能モバイルコンピューティング技術等を実現する基礎技術として、依然この分野での最大の関心事です。具体的には、超低消費電力・超高速アナログ・ディジタル変換回路(ADC)、あるいは今後ますます加速される高速化システムに対応できる高周波アナログおよびディジタル技術、I/Oインタフェース技術、アナデジ混載回路技術等が特に注目されます。
　また超低消費電力化の基礎技術として将来の実用化に期待のかかる超低電源電圧(0.6V以下)駆動ディジタル回路技術、エネルギーリサイクル回路技術、SOI回路技術、Si量子効果回路等は、新しい電子回路の基本技術にも成り得る可能性のある領域と考えられますので、大学等との協力に多大な期待がかかる分野です。これら注目する最先端LSI回路分野の研究は、個々の回路に限定せず、アーキテクチャレベルからチップの実現レベルまで一貫したシステム全体に係わる解決策を期待しています。

A3) 最先端LSI設計技術　　Ａ３−１　Ａ３−２
　２１世紀初頭のディープサブミクロン(DSM)チップの集積度は10億素子／チップに達すると予測されますが、一方こうした集積度の増加に対して設計生産性が追いつかない、所謂「デザインクライシス」が懸念されています。
　今後のシステムオンチップ時代では、自動設計技術だけでなく、それらを統合する設計手法、設計資産の再利用技術、インタオペラビリティ、システムインテグレーション等による設計生産性の飛躍的向上が、「デザインクライシス」への解決策として期待されています。自動設計システムの対象が一般的なASICから低電圧・低消費電力システム、非同期を含む超高速システム等へと広がることに対応して、自動化技術としても設計対象の特徴を考慮した自動合成、DSM化に伴う配線層数増加に対応する自動配線、並列プロセッサ・システム上でのインプリメントを念頭に置いた配置・配線アルゴリズム等が必要になります。設計結果の検証としては、大規模化への対応としてレジスタ・トランスファーレベル(RTL)以上の高位での設計検証、DSM化対応としてのレイアウトレベルでの設計検証等が重要性を増して来ます。加えて大規模テスト・診断技術もDSMチップ実用化のための必須技術として認識されており、この問題への解決策も必要です。IP再利用技術は、今後の集積規模の増大に対する設計のキー技術となると考えられ、これから色々な技術開発が期待されます。
　また、動的／進化型再構成コンパイラ技術を中心とするリコンフィギュラブルロジック開発環境技術は、大学等での研究に大きな期待がかかるものです。更に、ますます大規模化するシステムLSIの設計に有効に対処するためには、デザイン空間の効率的な探索やパラメータの最適値抽出など設計状態の可視化技術の開発・実用化が必要と考えられますが、この領域も大学等で先端的な研究を推進すべき分野と考えています。

A4) 最先端システムデバイス技術
　最先端システムデバイス技術はシステム分野とプロセス・デバイス分野の境界領域に位置し、その中にはシステム・イン・パッケージ(SiP)実装技術やマイクロ・エレクトロメカニカル・システム(MEMS)技術等が含まれます。日常的に使用する生活用品への装着はもとより更には体内にも組み込めるようなシステムLSI実装形態の研究開発や、マイクロマシニング、ナノマシニング技術に関する研究を期待しています。またGHz周波数時代の高速インタフェース・チップのプリント基板等への実装技術開発も、大学等での研究が待たれる分野です。
 

3. プロセス・デバイス分野

　半導体産業界では21世紀以降も一世代2?3年のペースでLSI開発が進むと予測しており、これを実現するための新たな高密度化、微細化技術および高機能化技術が必要とされております。
　デバイス技術では、微細化に大きな役割を果たしてきたゲート酸化膜厚は理論限界を越えつつあり、新たな絶縁膜材料の発掘とその評価法の確立とともに0.07μm以降の新構造デバイスの出現が強く期待されています。
　プロセス技術分野ではメモリセルの超微細化や高速ロジックのゲート絶縁膜に対して高誘電体材料が、また配線間クロストーク低減に対しては低誘電体材料が必要とされ、これらの材料に対する新しい要素技術の研究が必要です。また0.07μm以降のプロセス技術に向けた新しい成膜技術や微細加工技術の研究が期待されます。
　共通技術では、加工寸法の微細化に伴い、その計測分解能はnmレベルが要求され、これらの分野では分子・原子レベルでの新たな評価技術が必須となります。

B1) 最先端デバイス関連技術　　Ｂ１−１　Ｂ１−２
　0.07μm以降の時代のCMOSデバイス技術、及び不揮発性メモリを含むメモリデバイスの作成技術に関連した技術領域です。微細化、薄膜化に伴うSi LSIの基本である界面およびゲート絶縁膜の評価技術、熱や電流ストレスのその場観察やシミュレーション技術、信頼性評価技術、浅い接合形成技術が特に重要になります。さらに0.07μm以降の低消費電力用や高周波向けデバイスの新しい構造、新規の要素回路を含むデバイス技術の提案も期待しています。超微細デバイスの性能予測・評価技術、デバイスモデリング、自動メッシュ発生技術等を含む大規模デバイスシミュレーション技術等もこの技術領域の対象です。またGHz動作時におけるデバイス最適設計ツールの提案も期待しています。

B2) 最先端プロセス関連技術　　Ｂ２−１　Ｂ２−２
　LSIはこれまで、スケーリング則を指導原理として、微細化、構造改良により高集積化を進めて来ました。しかし、今後2001年以降の微細化トレンドを守るに当たって生じる技術障壁をブレイクスルーするためには、新しい材料技術の導入が多いに期待されています。特に素子の微細化実現に対する信頼性の高い強・高誘電体膜、低抵抗率かつマイグレーション耐性の高い配線材料、低誘電率層間絶縁膜の研究・開発には多いに期待を寄せています。また、0.07μm以降のプロセスに対応する微細加工技術や新しいドーピング技術、成膜技術の要素技術の研究を期待しています。更に光露光に加えてEB・X線用レジストのモデリングやリソグラフィシミュレーション、原子レベルのプロセスモデリングに対する技術革新にも期待します。

B3) デバイス・プロセス共通技術　　Ｂ３−１　Ｂ３−２
　0.07μm以降の時代に主として用いられる最先端微細加工技術に関連して、2次元・3次元形状モニター技術、ウェハー内３次元欠陥分布計測、プロセス歩留まり評価技術、ウェハー材料とその評価技術、ファクトリモデリング等がこの領域の対象となっています。また半導体プロセスにおける環境・安全技術として材料の回収、再利用、省エネルギー、省資源化技術の提案にも多いに期待しています。
 

4. 参考

4.1 STARCロードマップ2001年版ワーキンググループ名簿
 

4.2 連　絡　先
　　（株）半導体理工学研究センター　研究推進部
　　　　Tel:    045-478-3300
　　　　E-mail: [email protected]
　　　　URL :  http://www.starc.or.jp/

4.3 ロードマップ2001の掲載場所
　　URL :   http://www.starc.or.jp/roadmap01/