システムオンチップの設計生産性の大幅向上

• ２０倍　　（２００５年、設計資産再利用率９０％）
• １００倍　（２０１０年、設計資産再利用率９９％）

• Vコアベース設計手法
  • Vコアとは、システムレベル、アーキテクチャレベルでの抽象度の高い内部構成可変および、外部インタフェースが可変な再利用を前提とした機能要素
  • Vコアを用いたシステムレベルモデリング、およびアーキテクチャの探索技術
  • Vコア内部記述および、Vコア間のインタフェースの生成技術
• Vコアプラットフォーム技術
  • Vコア共有のためのインフラ構築
  • Vコアによる上位レベルでの再利用設計技術

• ＮＥＤＯ委託プロジェクト「システムオンチップ先端設計技術」　（２０００〜２００４）
• ２００２年：機能限定版プロトタイプ完成、２００４年3月　：プロトタイプ完成

• 機能VコアによるSoC仕様の容易な設計
• SoCの早期設計段階における機能・性能検証の実現

• システムレベルモデリング
  • 機能VコアによるSoC仕様のモデリング（表現方法の確立）
• システムレベル検証
  • SoC仕様設計時の視覚的な機能・性能検証
• GUIシステム
  • 機能VコアによるSoC仕様設計と検証を容易に行うためのGUIシステム

• ハードVコアとソフトVコアを用いたSoCアーキテクチャの自動生成
• Vコアを用いたSoCアーキテクチャのハードウェアとソフトウェアのトレードオフおよび最適化

• Vコアマッピング
  • Vコアを要素とするアーキテクチャ・テンプレートを使用した最適アーキテクチャの決定
  • ハードウェアとソフトウェアのトレードオフを考慮したVコア割付と、Vコア内部のパラメータ（構成、アルゴリズム、データ幅など）の決定
• アーキテクチャ性能予測
  • アーキテクチャレベルでのサイズ、動作速度、消費電力予測

• Vコアの最適な組込みソフトウェアコードとRTレベルの記述を生成
• Vコア間（ハードウェア−ハードウェア間、ハードウェア−ソフトウェア間）のインタフェース合成

• ハードVコア生成
  • 命令セット可変なプロセッサ合成
  • カスタム論理の動作合成
• ソフトVコア生成
  • 命令セットか変なプロセッサに対応したコンパイラ生成
  • リアルタイムOSに対応した組込みソフトウェアコード生成
• インタフェース合成
  • ハードウェア−ハードウェア間のインタフェース合成
    （インタフェース回路
  • ハードウェア−ソフトウェア間のインタフェース合成
    （インタフェース回路とデバイスドライバ）

• 非スキャンテスト容易化設計とSoCテストアーキテクチャ生成によりテスト実行時間を100分の1以下に短縮
• Vコアを利用したらハード/ソフト協調検証技術による高速なSoC機能・性能検証の実現

• 世界初のVコアデータベースシステム
• Vコアの内部構成の可変化と性能予測が可能
• Webベースでワールドワイドなアクセスが可能

設計生産性向上の実証

• ２０倍　　（２００５年、設計資産再利用率９０％）
• １００倍　（２０１０年、設計資産再利用率９９％）

VCDSで提案した技術の評価、確立

Copyright (C) 2001,2002 STARC